← "配線と銅(2)" より続く

ー 補足 ー

(*1)
＜誘電損失＞
たとえばFR-4上の銅配線では、数GHz程度で誘電損失が抵抗損失を越えてくる。これに対し、FR-4より1桁小さい-3乗のtanδを持つ材料は現在いくつも実用域にあり、そのような専用設計を許されたアプリケーションではやはり抵抗損失が問題として残る。

(*2)
＜配線幅と誘電率＞
回路基板上のバックプレーンなど伝送距離が比較的長く面積の制限がゆるい場所(*4)では、配線幅をより太くするという選択はある。しかしたとえばシングルエンドで対GND50Ω、PCI-Expressなどの差動信号で対GND60Ω（信号間100Ω）の特性インピーダンスを考えると、厚い低誘電率プリプレグを使ったとしても、配線幅は0.1-0.2mmよりそれほど太くはならない。部分的にはIC出力ピンのアサイメントやBGAギャップなどによる制限もある。

(*3)
＜シグナルインテグリティ＞
一般的には以下のような方法が採られている。
・プリエンファシスやイコライズによって波形を整形しアイパターンを開ける
・スルーレートなどスイッチングを制御することでグラウンドバウンスを抑制する
・デジタル電源など電源制御によってジッタを低減する

(*4)
他方、MMICでは、抵抗は設計因子に組み込まれそれが問題になるサイズでもない。ただこちらは、プラットホーム（Si,LTCC,PCB）にかかわらず、アンテナやフィルタを小さくするために誘電率の高い材料が使われ、したがって配線まわりのtanδも違う。

















































← "配線と銅(1)" より続く

では、大電流ではなく、高周波を扱う配線についてはどうだろう。

高周波では、電磁波が金属を通らなくなるという現象（表皮効果）が抵抗損失の原因になる(*1)(*2)。このことは、「xx世代」という名で周波数が増すごとに銅の限界と光配線のコストとが天秤にかけられる理由である。（ただ、様々なテクニック(*3)のおかげで銅の寿命は毎年1年ほど延びている。）

前回話題のカーボンナノチューブと銅の複合材はこの問題に応えるか。メッキのボイドを逆手にとってリッツ線のような空隙をもし演出できるようになれば、銅に対して一定のアドバンテージがそこには見えてくるかもしれない。ただ今のところそのようなスカスカなアプローチは見られず、この複合材が大きなブレークスルーを演出するとは考えにくい。
では、同じ炭素でも、「黒鉛の大電流」ではなく、「2次元の低抵抗」が看板のグラフェンはどうか。こちらもだめだ。透明導電膜やトランジスタという半導体の置き換えをターゲットにした開発が今では主になっているからか、移動度の理論値（6桁cm2/Vs以上）はともかく、事業化に向けてのシート抵抗は銅のそれには遠く及ばない。形成／加工方法という最も大きな問題を後回しにしても、しばらくは基板上の配線という舞台への出番はないようだ。

鉄はこれからも産業の米であり続け、現代ではシリコンも産業のパンと言えるだろう。そういった意味ではこのしぶとい銅も、実は100年以上前からずっと産業の豆くらいの存在だった。炭素が、鉄の性能の多くを支配する水でありシリコンの性質を自分寄りに変えてしまうコーンスターチでもあるという事実を考えると、それが銅にまで必要とされることになったとしても違和感はない。私がこの組み合わせになんとなく期待感を感じてしまうのは、もしかしたらそういうことだったのか。

→　"配線と銅(3)" に続く

















































産総研ナノチューブ応用研究センター、単層CNT融合新材料研究開発機構などが、銅と同じレベルの電気伝導度を持ちながら銅の100倍程度まで電流を流せる、単層カーボンナノチューブと銅のコンポジット材料を開発した。

共有結合半径が小さく、結合エネルギーの大きなグラファイトが金属結合の銅を抱きかかえるという構図は、熱と機械的強度の違いこそあるが、釣り竿やスキー板で繊維に樹脂が染み込んでいる絵と似ていなくはない。発表の特徴はそのプロセスにある。まず、CVDで成長させた単層カーボンナノチューブを倒し、これを平面に圧縮して構造体とする。疎水性のこの構造体に対して、銅の有機系溶液で低電流密度のメッキを行い、次に酸化銅を還元するなどの処理をほどこした後、最後に銅の水溶液で通常のメッキを行う。この「有機系溶液」と「低電流密度」が、銅を構造体の内部にまで均一に成長させるポイントだとしている。

カーボンナノチューブは、1990年代に開発され一時は盛り上がりを見せた材料である。しかし今では、「成功といえるものは何もなかった」、「いっとき名を上げたが今はもう忘れ去られた」、などと、流行りもの好きのマーケットやニュースの世界では、もう半ば見放されほとんどの資料は机の片隅に追いやられてしまっている。
これを救いだしてくれるのはやはりアプリケーションだ。20年経った今、電気回路で大電流を制御するシステムの、具体的にモータードライバやインバータのトランジスタ周辺を考えてみると、それは悪い組み合わせではない。この場合、実際に電流による破断を高熱伝導率基板上のパターンで銅と比較すること、それとケーブルに対するアドバンテージを明確に表現することがまずは求められる。また、プリプレグ等基体との接着、パターニング精度、レーザーやドリルによる穴開け、スズ（はんだ）との合金、銅メッキ性、金メッキ性、これら今まで銅に対して方策が練られてきた課題を、今度も正面から飛び越えるのか、あるいは銅パターンとの混在など横をすり抜けて通るのか、このあたりはとっととやってしまいたい作業である。

→　"配線と銅(2)" に続く

















































← "32nmから28nmへ(2)" より続く

「統合すれば米インテルに次ぐ世界第二位の．．」
ルネサス+NECエレという2009年中盤のニュースは、特定用途向の（非対称）マルチコアを、あるいは民生家電メーカなどが期待する「システム設計」のようなものを連想させるかもしれない。しかしいずれも日本の半導体メーカーにとっては、これまでのように自前の製造工場と噛み合って共に成長するような推進力を持った技術では残念ながらない。そうかと言ってグローバルに展開／提供して行く性質の品物でもない。つまりスマートすぎて、「世界第二位」であるには関連産業を合わせた規模（雇用含む）があまりにも小さいのである。

現在の日本の半導体産業は迷走しているわけではおそらくない。ただ製造技術としての、微細化／高速／低消費／大量生産、を良くも悪くも見かぎっている。ここへきての再編は、市場に対する体裁と捨てきれない多少の可能性に過ぎず、実際には前の主戦場からの撤退に向け、よりソフトなランディングを実現すべく操縦桿はすでに倒されているのだ。経営は長い間蓄えてきたエネルギーを海にそっと沈めるしかなくなった。それは、「技術者」などという名で作られた居心地のよいソファに深くうもれ、社会と市場の雨風をひたすら避けてきた我々自身にほとんどの非があると考えて良いだろう。

















































← "32nmから28nmへ" より続く

1990年代後半、急激に競争力を失った日本の半導体製造技術は、既に手放していた汎用DRAMに加えこの頃MPUをも実質的に切り捨て、ただアプリケーションにすがることによってなんとか生き残ってきた。今、32nmから28nmへと、しかしターゲットがその切り捨てられたMPUなのであるから、これらがわが国でテクノロジドライバとしての力を持たないのは当然なのである。3つのニュースを見て、いったん降りたこのリングには、大量／少量、多品種／少品種、性能指向／コスト指向、にかかわらず、日の丸が再び掲ることはもうないのだと、あらためて認識させられた。

実際、IEDM採択論文に国内民間企業が占める割合は2001年以降減少の一途をたどり、国と業界団体は、規模の縮小によって足らなくなった何かを満たすためにプロジェクトやコンソーシアムなどの”産官学連携”を打ち立て、かえってその気力の無さを露呈することになった。

そしてもう一点、2009年半導体業界再編の中、現時点でまだシステムLSIの行方を打ち出していないある国内メーカT社は、以下Webページ抜粋に見られるとおり腰の砕けた選手起用を続けている。選手たちはトレードの匂いの中、当然そのスイングに力など入るはずはない。

だが、一方でこの同じメーカは、特定の半導体デバイスにおいては世界随一の製造技術を維持し続けているのだ。これはいったいどういうことなのだろうか。

→ "32nmから28nmへ(3)" に続く

















































＜1＞
IBMテクノロジーアライアンス（NEC、東芝、伊仏STMicro、韓国Smasung、スイスGLOBALFOUNDRIESなどが参加）、IBMイースト・フィッシュキル（米）にてhigh-kメタルゲートを採用した28nmの低消費電力バルクCMOS プロセス技術を共同開発。

＜2＞
米NovellusSystems社は、同社拡散防止膜と合わせてk-effectiveを-5%（2.55）、溶剤浸透性を-80%、従来より垂直なトレンチ形状を実現する、としたDense ULK膜ポーラスULK膜を開発。

＜3＞

→ "32nmから28nmへ(2)" に続く

















































IBMの T.J. Watson Research Center が、”ゲート長を150nmまで縮めるとグラフェンFETの遮断周波数は26GHzまで上がった”　と発表した。”50nmでゲート誘電体を最適化すればTHzが期待できる”、とのコメントを添えている。

10年近く前、材料は異なるが同じテラヘルツという名のウイルスをAMDとインテルが相次いでばらまいたことによって一部地域に広がった熱病は、これにおどろいた善意の者達の手によりすぐに鎮まった。そして1psec未満のCV/Iまたはゲート遅延を「テラヘルツトランジスタ」と呼んでしまったことに対し、特に日本で技術的リーダーを自負し荒ぶっていた新聞雑誌はやっと沈黙することになる。いままたこのような失敗を繰り返さないためには、複数の切り口を合わせてイメージしておくこと、それに条件の特殊性を加味して数値をボカしておくことは大切だ。
・バルク電子移動度はInSbが10万cm2/Vs弱
・キャリアの制御と量産プロセスを考慮したTr単体のfmaxまたはftはSiGeHBTで500GHz近く （InPあるいはInGaAsのHBTやHEMTでそれを超えTHzに迫る）
・開発/実証レベルでは単体200GHz級のInP-Trを用いた100Gbpsの集積回路

標題の記事で重要なのは以下抜粋のとおり、このデバイスのこの領域での「微小化」が、「ラッキーにも」まだ動作周波数の向上につながっているという事だ。


そして技術者たちの目にとまったのは、この材料が、
・バルク電子移動度が10万cm2/Vsを超え、Si基板上での可能性：　接続まで含めた動作周波数
・キャリアの制御：　トランジスタ
・1/f雑音を大幅に抑制：　100GHzを超えるLNA
というネギを背負っているかもしれないということである。

















































ベルギーIMECは、直径150mmSiウエハ上に、シート抵抗272ΩのAlGaN／GaNトランジスタ（HEMT）を作製した。これは欧州宇宙機関（ESA）プロジェクトの枠組みで行われた。

GaN膜をSiウエハ上に成長させる場合、一般的には熱膨張率や格子定数のミスマッチが技術的な障壁になる。今回IMECはバッファ層としてAlGaNを導入した。AlGaN／GaNは、GaN基板の供給不足と価格高騰によって、最近では主にサファイアやSiC基板の上に作られることが多い。これらサファイアやSiCと比べてSiは更に安価で、既に大量生産されており、ウェハサイズも大きい。

GaNは、高パワー、低ノイズ、高周波動作、高温動作、耐放射線性という面でSiに対するアドバンテージを持つ。大電力システム用として安価なGaNパワーデバイスが期待されている。

















































米Intelが次世代トランジスタを発表。high−kゲート絶縁膜、メタルゲート、45nmプロセスを用いる。開発コード名「Penryn」と呼ばれるプロセッサに採用し、初期バージョンは07年後半に生産開始。これによって45nmプロセスの完成度を高め、2008年には同プロセスで新規マイクロアーキテクチャの採用を計画している。300mmウエハ45nmプロセスのファブとしては、イスラエルのFab28（08年）、アリゾナのFab32（07年後半）が計画されている。06年65nmで操業を開始したアイルランドのFab24−2などでも移行の可能性があると言われている。またIntelは06年1月、45nmプロセスには液浸ArF（193nm）露光でなく、ドライArF露光を用いるという方針を打ち出している。
一方米IBMも同じ日、次世代トランジスタを発表。これは米AMD、東芝、ソニーと開発を進めていたもの。high−kゲート絶縁膜、メタルゲート、45nmなどはIntelと同じ方向だが、こちらは液浸ArFを用いることをすでに公表している。08年からIBMイーストフィッシュキル（ニューヨーク州）にて製造開始予定。IBMはこれとは別にいわゆるファブクラブ（独Infineon、韓国Samsungなど）にも参加しているが、このファブクラブは06年8月、45nmプロセスでは液浸ArFは使うがhigh−kゲート絶縁膜は使わないことを発表した。シンガポールCSM（Chartered　Semiconductor　Manufacturing）は、45nmプロセスの製造装置設置を07年末、量産開始時期を08年1月以降としている。CSMは、IBMおよびSamsungと共同で45nmプロセス技術の開発を進めており、液浸ArFを導入し、high−kゲート絶縁膜はやはり採用しない。

Intel、IBM、いずれもhigh−k絶縁膜とメタルゲートの材料は不明（*1）。インターコネクトLow−k層間と配線材料については今回合わせての発表無し（*2）。Intelのトライゲート構造は45nmプロセスを用いたとの報告はある（06年）ものの採用時期は不明（*3）、IBMのダブルゲート構造についても不明（*3）。これらをまとめると、45nmとゲート材料はとにかく船出（*1）、配線技術のバリエーションを揃えつつ（*2）、新トランジスタ構造（*3）への期待で投資を呼ぶ．．そんなスマートなシナリオである。






*1)
high−k高誘電率によるシリコンゲートの空乏層とフォノンによる散乱をメタルゲートによって抑制するという組み合わせ。例えばNECは絶縁膜にHfSiON、メタルにNiSi（NMOS）Ni3Si（PMOS）を発表している。

*2)
90nmから32nmにかけ多くの構造が用途ごとに試されている。

*3)
非プレーナ構造。